

半導体（ASIC/LSI/IC）の
民主化の始まり
～自作半導体の作り方～

OSC2023福岡

今村謙之 (Noritsuna Imamura) @ ISHI会

noritsuna@ishi-kai.org

本講演のターゲット層

省電力、省スペースに悩んでいる方

- 市販のICを用いた基板設計に限界を感じている
- 自作半導体（ASIC/LSI/IC）が作りたい！

処理速度不足に悩んでいる方

- FPGAでの処理に限界を感じている
- 自作半導体（ASIC/LSI/IC）が作りたい！


半導体（ASIC/LSI/IC）の製造に興味のある初心者

- どんなものでもよいのでオレオレ半導体を作ってみたい方


アジェンダ

- ISHI会とは？
- 知りたいことは？
- どうやって作るの？
- 初心者向け教材
- 国内コミュニティ紹介
- 今後のイベント紹介
- みんなで作れば怖くない！





ISHI会とは？



ISHI会とは？

- オープン化（民主化）されたISHI=石=Silicon=半導体（ASIC/LSI/IC）を扱い、いろいろな分野を繋げていくソサエティー・コミュニティー（会）から発想されたネーミングです。



その先駆者として登場したOpenMPW（Open Maker Project on Wafers）は、OpenMPW社が設立した会社に出

ISHI会 = Inter-linked Society on Homemade IC Kai
≠医師会

- 今後の活動方針としては、他分野の人たちを巻き込んで半導体（ASIC/LSI/IC）分野に革命を起こすという方針で、他分野向けの超初心者向けハンズオンセミナーや専門家向けの濃い内容の勉強会などのイベントを開催したり、チームを作ってOpenMPWシャトルや世界のChipathonに挑戦したり、Maker Faireなどのイベントへの参加をしていきたいと思っておりますので、よろしくお願いいたします。

活動場所

- ホームページ
 - Github pages
 - <https://ishi-kai.org/>
- Discord上で活動中
 - <https://discord.gg/RwAWF5mZSR>
- イベント告知（勉強会など）
 - connpass
 - <https://ishikai.connpass.com/>






で、何しているの？




その前に . . .






作りたいたいのはこちらですね？



知りたいことは？




知りたいのは
これらですよね？

どんな機能の半導体が作れるのか？

どうやったら半導体が作れるのか？

それが自分でもできるのか？






RISC-V CPU (デジタル)


- オープンソースで提供されている命令セットアーキテクチャ (ISA)
- オープンソースであり、誰もが使え、ライセンス料が無料、契約の必要なし
- 拡張性が高く、必要な命令だけを選択して実装できる
- 多様性があり、様々な用途やアプリケーションに対応できる

AnalogDiscovery2 (アナログ)

- 2chオシロスコープ (14bit, 100 MSa/s)
- 2ch 任意波形発生器 (14bit, 100 MSa/s)
- 16chパターンジェネレータ (100 MSa/s)
- 16ch 仮想デジタルIO
- 16chロジックアナライザ
- 2入力/出力デジタルトリガ
- 2出力プログラマブル電源 (5 V, 2.1 W)
- 電圧計 (AC/DC)
- ネットワークアナライザ (10 MHz)
- スペクトラムアナライザ
- バスアナライザ (SPI, I2C, UART, パラレル)



どうやって作るの？





半導体の設計～製造～動作確認まで


設計



設計データ




製造




確認・解析




封入





実装・動作



半導体の設計～製造までのフロー



設計ツール：デジタル



設計ツール：アナログ

The image displays a multi-windowed analog design tool interface. The top window shows the simulation console with the following text:

```
Initial Transient Solution
Node Voltage
---
g          -2
ref        -2
g2         -2
xc2.a      0
xc2.b1     0
sky130_fd_pr__esd_nfet_05v0_nvt_pm3  0
v1#branch  8.27181e-25

Reference value : 0.00000e+00
No. of Data Rows : 614
binary raw file "test_mim_cap.raw"
Doing analysis at TEMP = 27.000000 and TNOM = 27.000000

Warning: include: has no value, DC 0 assumed
Warning: i3: no DC value, transient time 0 value used
Warning: i1: no DC value, transient time 0 value used
ngspice 1 ->
```

The bottom-left window shows a plot of voltage (V) versus time (time us). The x-axis ranges from 0.0 to 6.0 us, and the y-axis ranges from -2.0 to 0.5 V. Two traces are shown: 'g' (red) and 'g2' (blue). Both traces show a linear increase from 0 V at 1.0 us to approximately 0.4 V at 6.0 us.


The middle windows show two circuit diagrams. The left diagram features a voltage source 'I1' (pwl 0 0 1000n 0 1010n 100n) connected to a node 'G'. This node is connected to a capacitor 'C2' (cap_mim_m3_2, 10/10, c1 m=1) and a resistor 'R1' (1G, m=1) which is connected to a reference node 'REF'. The right diagram features a voltage source 'I3' (pwl 0 0 1000n 0 1010n 100n) connected to a node 'G2'. This node is connected to a capacitor 'C1' (0.205p, m=1) and a resistor 'R3' (1G, m=1) which is connected to a reference node 'REF'.

The rightmost window shows a physical layout of the circuit components on a grid. A legend at the bottom identifies the layout elements:

- ★ ROOM_BOX
- ★ STROKED_BOX
- ★ STROKED_POLYGON
- ★ TEXT

The bottom right corner of the layout window displays the number 18.

OpenMPWとは？



Google でカスタム シリコンを作成する

カスタム シリコンを、ソフトウェアのように大規模に誰でも簡単に作成できます。

[ホーム](#) [ガイド](#) [研究](#)

独自のシリコンを作成する

Google は SkyWater Technology Foundry および Efabless と提携して、製造可能なシリコンの設計をあらゆる開発者が行えるように、完全なオープンソースのプロセス設計キット (PDK) と関連ツールを提供しています。

1 か月おきにオープンソースの設計を提出して Open MPW シャトル プログラムに参加し、料金なしで製造してもらうことができます。

主催

Google社・eFabless社

ファブ

SkyWater Technology Foundry社/Global Foundries社

プロセスルール

130nm/180nm

レイヤー数

6層

ユーザエリアサイズ

3.2mm * 3.0mm = 10mm²

パッケージ

QFN

製造チップ数

300個

評価ボード（電源やデバッグ用ポートを装備）

5枚

シャトルタイミング

偶数月に1回現在不定期

料金


無料（有料プラン有り）

ツール類

全てオープンソースソフトウェアとして公開


制限

製造した回路はオープンソースで公開する必要がある（有料プランでは不要）



ここまで、理解できましたか？

- 初心者でもこれらを理解して、半導体を作れるようにサポートするのがISHI会です。
- 初心者向け単語集
- ワンタッチビルド環境
- サポート勉強会
 - ホームページ
 - <https://ishi-kai.org/>
 - Discord上で活動中
 - <https://discord.gg/RwAWF5mZSR>






初心者向け教材：デジタル



デジタル とは？

VerilogやHDLで設計・開発できる
回路



必要な知識は？

- コンピュータサイエンス
 - デジタル回路
 - VerilogやHDLの言語知識
 - コンピュータアーキテクチャ



- [無から始める自作CPU](#)
 - [必要な物](#)
 - [デジタル回路とVerilog入門](#)
 - [コンピュータアーキテクチャ入門](#)
 - [この次へ](#)
 - [RISC-V CPUを作る](#)
 - [半導体を作る](#)
 - [コンパイラを作る](#)
 - [OSを作る](#)
 - [謝辞](#)



[クレイジーピエロ](#) 著

無から始める自作CPU

CPUは作れる！！！！！！！！ご存知でしたか！！！！！！！！

CPU、それは我々が暮らす情報社会の基盤となる魔法の石です。

世に存在する全てのソフトウェア、例えばゲーム、AI、Webサーバ、OS、これらは全てCPUが無ければ動きませんし、今や車や飛行機、家電にも全てCPUが入っている時代です。

そんな誰もがCPUに依存している時代にも関わらず、CPUについて理解を持っている人間は余りにも僅か、というのが現状です。

そんな今こそCPUを作りましょう。

CPUを作り、完全に理解する事で、CPUによって成り立つ技術を学ぶ上での、揺るぎない自信と確証を身につける事が出来るでしょう。

本記事ではCPUという究極のブラックボックスに光を当て、半導体やプログラミングの知識が無の状態から、CPUを作る事を目標としています。

- [デジタル回路とVerilog入門](#)
 - [基礎知識](#)
 - [CPU](#)
 - [二進数と16進数](#)
 - [二進数](#)
 - [16進数](#)
 - [二進数の負の数](#)
 - [デジタル回路](#)
 - [デジタル回路が扱う値](#)
 - [NOT](#)
 - [OR](#)
 - [AND](#)
 - [NAND](#)
 - [XOR](#)
 - [MUX](#)
 - [HalfAdder](#)
 - [FullAdder](#)
 - [D-FF](#)
 - [MUXによるD-FFの改良](#)
 - [FPGA](#)
 - [Verilog_HDL入門](#)
 - [開発の流れ](#)
 - [開発環境構築](#)
 - [テキストエディタのインストール](#)
 - [Verilog_HDLシミュレータのインストール](#)
 - [開発環境に慣れる](#)



デジタル回路とVerilog入門

デジタル回路とVerilog入門では、CPUを作る前に必要な基礎知識、そして作るために必要な道具の使い方を学んでいきます。

基礎知識

ここではCPUを作るのに必要な知識を説明します。覚える必要はありません。

CPU

CPU、我々が作る対象です。CPUとは一体なんでしょうか？概要すら知らないのに作ろうとするのは流石に無謀と言えます。ちょっとだけ先に知っておきましょう。

プログラミングという単語は皆さん人生のどこかで聞いたことがあるでしょう。最近の中高生はプログラミングの授業があるんですかね、気の毒ですね。プログラミング、プログラムを書いてゲームを作ったりモーターを動かしたりするアレですね。あなたがこの記事を読んでいるSafariやChromeもプログラムですし、YoutubeもTwitterもInstagramもプログラムです。ああ素晴らしきかなプログラム。プログラムが無ければお前は生きてはいけません。

```
#include <stdio.h>
int main(){
    printf("Hello World!\n");
    return 0;
}
```

- [コンピュータアーキテクチャ入門](#)
 - [プログラムが動く流れ](#)
 - [命令セットアーキテクチャ](#)
 - [Z16の概要](#)
 - [Z16のレジスタ](#)
 - [Z16の命令](#)
 - [演算命令](#)
 - [ADD](#)
 - [SUB](#)
 - [MUL](#)
 - [DIV](#)
 - [OR](#)
 - [AND](#)
 - [XOR](#)
 - [SLL](#)
 - [SRL](#)
 - [演算命令まとめ](#)
 - [即値命令](#)
 - [ADDI](#)
 - [即値命令まとめ](#)
 - [メモリ命令](#)
 - [LOAD](#)
 - [STORE](#)
 - [メモリ命令まとめ](#)
 - [ジャンプ命令](#)
 - [JAL](#)
 - [JRL](#)
 - [ジャンプ命令まとめ](#)
 - [分岐命令](#)
 - [BEQ](#)

コンピュータアーキテクチャ入門

コンピュータアーキテクチャ入門


さあ始めましょう

プログラムが動く流れ


CPUはプログラムをどのように実行しているのでしょうか？CPUはプログラムを動かす物体ですので、一度ここで学んでおきましょう。



CPUはプログラムをそのまま実行している訳ではありません。



8bit CPU





初心者向け教材：アナログ




アナログ とは？

RとCとLとトランジスタを
組み合わせて作る回路

必要な知識は？

- トランジスタ設計



画面構成 (Simulation)

SILIWIZ

右ペインの
切り替えボタン

レイヤー操作

Layers

active

- p substrate
- n well
- n diffusion
- p diffusion
- p tap
- n tap

passive

- polysilicon
- polyres
- metal1
- mim capacitor
- metal2

via

- metal1 via
- metal2 via

Preset

LOAD SAVE CLEAR STL

0um 4.5um 9um


描画




CROSS SECTION & DRC SIMULATION

Plot signals:
in out +

Input voltage:
Min: 0V
Max: 5V
Pulse delay: 0μs
Rise time: 50μs
Time scale: 60μs

Show SPICE (advanced)






真理値表

A	X
0	1
1	0

イ)
ロ)



CMOSインバータの回路図

画面構成 (Simulation)

SILIWIZ

右ペインの
切り替えボタン

Layers

active

- p substrate
- n well
- n diffusion
- p diffusion
- p tap
- n tap

passive

- polysilicon
- polyres
- metal1
- mim capacitor
- metal2



via

- metal1 via
- metal2 via

Preset

LOAD SAVE CLEAR STL

CROSS SECTION & DRC ✓ SIMULATION



描画


Input voltage:
Min: 0V
Max: 5V
Pulse delay: 0μs
Rise time: 50μs
Time scale: 60μs
 Show SPICE (advanced)

レイヤー操作


ISHI会 第1回ハンズオンセミナー Siliwiz で知識0から始めるIC設計

土谷 亮 / Akira Tsuchiya



a_tsuchiya@ieee.org



構造を分解する



パズルになっちゃ
いました！






作ることで 楽しむ、学ぶ、つながる

2023/10/14-15 SAT SUN

東京ビッグサイト

October 14 Sat- 15 Sun / Tokyo Big Sight

- 10/14-15(土・日)
 - Maker Faire Tokyo 2023
 - ASICパズル
 - 名刺製作




国内コミュニティの紹介



Make LSI:

- 最古のオープンソースPDKプロジェクトの一つ
 - <https://scrapbox.io/makelsi/>
 - OpenRule1umPDK
 - <https://github.com/MakeLSI/OpenRule1um>



OpenRule1um

これは何

- NDA（秘密保持契約）が不要の1um設計ルール(3層メタル)と、それに関連するファイルです。
- フェニテックセミコンダクタ(PTS)のCMOS 0.6umプロセスで製造可能とする予定です。
- グリッド単位を0.5umとし、その整数倍で設計ルールを定めています。（そのためにPTSで製造可能な設計ルールぎりぎりよりは、多少大きくなりますが、その代わりに、NDAが不要となります）
- コンタクトとVIAは、接続対象のML1等のレイヤの図形を含む以下のような指定したセルのみを使用可能です。単体でコンタクトやVIAの図形を描画するのは不可です。なおOpenRule1um.xlsxでは、それぞれのサイズが0.5umの整数倍ではないため、0.5umの整数倍となるように少し拡大しています。また各セル内に描画してあるコンタクトやVIAのサイズは実寸ではなく製造時には変更されます（なのでこのセルの中身をいじったり、単体でコンタクトやVIAを描画してはいけません）。またDRC（や回路抽出）は、これらのセルの外形を示すダミーレイヤを用いて行われます。※ダミーセルを実体セルに置き換えるとき、外形のメタル配線のサイズが保持されます。
- これらのダミーセルを含めた配線は、基本的にPath（幅を1um以上に設定）を使ってください。（長方形で描かない）Pathの中心線の端が、各ダミーセルの中央まで至るように配線をしてください。

半導体初学者むけ「半導体設計で使われる用語集」

※ ぼちぼち更新しています。追加して欲しい用語・略語等あれば連絡ください。

【おすすめ動画】

【京都賞記念講演】カーヴァー・ミード「情報革命の時代を生きて」

Carver Andress Mead教授の講演。EDA（集積回路設計ソフト）の生みの親です。チップ設計の歴史を俯瞰して理解することができます。

【A - F】

Analog Hard IP (Design Knowledge)

- **AFE** : Analog Front-End の略。センサー等のアナログ出力信号をデジタル信号へ変換するアナログ回路を指す。一般には、アンプやA/Dコンバータ、フィルタなどのアナログ回路を指すことが多いが、高速シリアル通信向けのクロックが重畳された小振幅信号やPAM(Pulse Amplitude Modulation)信号に変調された信号をデジタル信号に復調するミックスドシグナル回路もAFEと呼ぶことがある。SoC内部にAFEを搭載する場合と、SoCとは別チップでAFEを構成する場合がある。

VLSI.JP

[To Article Index](#)

- [OpenMPW入門 改訂版](#)
 - [OpenMPWとは](#)
 - [宣伝](#)
 - [環境構築](#)
 - [OpenLANEの概要](#)
 - [OpenLANEのインストール](#)
 - [OpenLANEの動作確認](#)
 - [OpenLANEの設定](#)
 - [Caravelの概要](#)
 - [Caravelのインストール](#)
 - [Caravelの動作確認](#)
 - [Caravelのファイル構造](#)
 - [Caravelにおけるデザインのビルド](#)
 - [Caravelのドキュメント](#)
 - [OpenMPWで自分のデザインを焼こう!](#)
 - [1. 焼きたいデザインを用意する](#)
 - [2. 自分のデザインにCaravel用のインターフェースを生やす](#)
 - [WishboneとLogic Analyzerの違い](#)
 - [Wishbone interfaceを作る](#)
 - [Logic Analyzerを扱う](#)
 - [mpri_ioを扱う](#)
 - [割り込みの扱い方](#)
 - [3. 自分のデザインをGDSIIにする](#)
 - [設定ファイルを書く](#)

OpenMPW入門 改訂版

質問、修正案、その他連絡は@cra2ypierr0tマデ

久々に以前書いた入門記事を読んだら日本語は雑だし内容は古いしこの世の終わりみたいな出来だったので90nmに備えて書きます。

オレオレLSIを焼きたいですよね？ 焼きましょう。Skywater社がPDKを公開し、OSSなGDSIIコンパイラであるOpenLANEも生まれました。そしてGoogleの出資によってEfablessが無料でLSIを作らせてくれるプログラム、Open MPW Shuttle Programをスタートしました。今こそオレオレLSIを焼くチャンスです。あなたの作りたいチップをGoogleの金で作らしましょう！

OpenMPWとは

OpenMPW(Open Multi Project Wafer)はEfablessにGoogleが出資して生まれたシャトルプログラムであり、ホームページには次の文言が書かれています。

The shuttle provides opportunities for designers to experiment and push the state-of-the-art without having to reconcile the risk associated with the cost of fabrication. The shuttle program is open to anyone, provided that their project is fully open source and meets the other program requirements. Costs for fabrication, packaging, evaluation boards and shipping are covered by Google for this program.

出典：https://efabless.com/open_shuttle_program

このシャトルはデザイナーに製造コストに纏わるリスクを負うことなく、実験し、最先端を追求する機会を提供します。シャトルプログラムは、プロジェクトが完全にオープンソースであり、一定の要件を満たしていれば、誰でも参加することができます。製造、パッケージング、評価ボード、そして送料は全てGoogleが負担します。

つまりデザインをオープンソースにすれば**完全無料**で自分の半導体を作れるプログラムという事ですね。これは熱い、参加するしかない、Google最高一生ついていきます。

と言っても提出された全てのデザインを焼いてくれるという訳ではなく、いくつかの条件が存在しています。

VLSI.jp

日本で最初にOpenMPWのシャトルに乗った人物によるOpenMPWの解説サイト & コミュニティー

ISHI会グラウンドデザイン

新規分野を開拓したいけどどうすればよいのかわからない

「みんなの経験をチップに！」

ASIC(LSI)化したいけど情報がない

ASIC(LSI)業界の現状（閉塞感）

- NDAでなにもしゃべれない
- 最先端は札束の応酬
 - 若者が入ってこない

他業界の現状（限界感）

- 高速・小型・省電力の要求
 - 汎用チップ+ソフトでは限

すべてがオープン！

OpenMPWの登場！

コミュニティの意義

- 成果の再利用が可能。Do It With Others(それ、みんなで作ってみよう)の精神
- 日本の利点：地理的に物理的に集まりやすく、勉強会や合宿をやりやすい

ISHI会の意義

- 他（多）分野の知識の統合により、今までになかった研究・開発への期待



今後のイベント紹介



タイムテーブル

時間	壇上者	タイトル	講演内容
12:30	ISHI会	開場	
13:00	八田 真行	変わりゆくオープンソース	OSDこと「オープンソースの定義」が発表されたのは1998年ですが、その後ほとんど改訂されずに今日に至ります。それだけ内容に普遍性があったということでしょう。しかし最近では、ソフトウェアを取り巻く技術的、社会的変化を受けて、ライセンスのみならずオープンソースという概念自体にも様々な挑戦が為されてきています。そうしたオープンソースの近年の動向をお話します。
14:00	休憩		
14:10	塚本 明	オープンソースが生まれた背景と各ライセンスの特徴と、それをデジタル技術の蓄積にうまく生かすには	発表ではオープンソースの説明から入りますが、オープンソースやそれらのソフトウェアコンポーネントをどううまく開発で使うとデジタル技術の蓄積に生きてくるかまで話したいと思います。
15:10	休憩		
15:20	末廣 尚義	オープンハード古今東西	古今東西のオープンハードを並べて、戦略としてオープンハードの良さと思さを考える
15:50	休憩		
16:00	MC: @jun1okamura	ライセンス討論会	本日の登壇者に加え、リモートから金沢大学の秋田先生に参加していただいて、参加している皆さんとライセンスについて熱く語ります！
17:00	閉会		

イベント

- 明日 (8/27) in 渋谷GMO Yours
 - 月例イベント：ライセンス勉強会
 - Connpass上で募集
- 10/14-15(土・日)
 - Maker Faire Tokyo 2023
 - ASICパズル
 - 名刺製作




現在進行中

- Chipathon 日本チーム
 - まもなくキックオフ！
 - 定例もくもく会（水曜日21時～）
- Discord上
 - AI回路生成
 - 9月に出す
 - OpenMPW開発環境
 - 作成中！
 - 初心者向けの単語集
 - 作成中！

<https://ishi-kai.org/links/>





みんなで作れば怖くない！



SSCS PICO Chipathon

SSCS 中の委員会

Technical Committee on Open-Source Ecosystem (TC-OSE)

が運営する

SSCS PICO Program (Platform for IC Design Outreach)

の活動の一つが “Chipathon”

(従来の) 集積回路設計の専門家集団 (SSCS) が
オープンソースで広く多くの人々がIC設計できるような環境 (PICO) を
作ろうとしていて、そのための実験的な活動が Chipathon

Chipathon = Chip + Marathon

ちなみに

Boris Murmann : TC-OSE の Chair. (Stanford U. → U. Hawaii, 教授)

Sadayuki Yoshitomi (JR6PLB) : TC-OSE member

Chipathonの運営母体

Chipathon の正式名称(?)は

IEEE SSCS “PICO” Open-Source Chipathon



IEEE

Institute of Electrical and Electronics Engineers の略だが
IEEE (アイ・トリプル・イー) で固有名詞
超巨大専門職団体. 学術だけでなく標準化などもやる



SSCS


Solid-State Circuits Society

IEEE内で専門分野を細分化したソサイエティの一つ.
集積回路の回路設計を専門に扱う

Chipathon2023の目標

“bench on a chip”

測定器をチップ上に載せてしまおう



別の言い方をすると “AnalogDiscovery2 on a chip”

Team Japan

2023 参加者名簿 ☆ 🔄 ☁

挿入 表示形式 データ ツール 拡張機能 ヘルプ


100% | ¥ % .0_ .00 123 | デフォ... | - 10 + | B I 🔍 A | 🏠 🔄

	C	D	E	F	G	H
	所属	Discord上の名前	作りたいブロック 第1希望	第2希望	自由記述欄	設計経験 デジタル回路
tsuchiya	滋賀県立大学	akira_tsuchiya	特になし	特になし		設計したこ
yamada	株式会社CenterQ	Yamada3	特になし	特になし		
hotta	立命館大学	ryotaro.hotta	特になし	特になし		どうい
subara	立命館大学	Itsuki MATSUBA	特になし	特になし		どうい
ki	有限会社シンビー	りょうす	ADC	クロッ...		設計したこ
i	慶應義塾大学	sanguisorba	クロック生成	波形生...		設計したこ
mami	OurStars株式会社	noritsuna	ADC	DAC		設計したこ
itano	インターステラテ	Shotaro Katano	ADC	DAC		動かして
azawa	立命館大学	yusuke.kitazawa	ADC	波形生...		どうい
shi	放送大学 or ロジッ	ytakeuch#7102	高速I/O(RF含む)	特になし		動かして
	Nature株式会社	Kenta IDA	特になし	特になし		どうい
ata	金沢工業大学	NKT	特になし	特になし		どうい
akata	九州産業大学	Sadakata	特になし	特になし		どうい
boki	熊本大学	kubokitakeshi	特になし	特になし		設計したこ

		備考	担当者1	担当者2	担当者3
Japan全体	全体統括	Team lead			
	他ブロックとの調整	Team lead			
共通	デジタル入力バッファ	デジタル			
	デジタル出力バッファ	デジタル			
PLL	PLL統括			森	
	VCO	アナログ	のりつな	森	
	PFD	アナログ		森	
	CP	アナログ		森	
	LPF	アナログ		森	りょうす
	DIV	デジタル		森	
	Selector	デジタル		森	
V-reference	V-ref統括				
	BGR	アナログ	やまだ	りょうす	
	CS / Current monitor	アナログ			
V-monitor	V-monitor統括				
	SR	デジタル	貞方		
	Selector	デジタル			
	Voltage follower (Opamp)	アナログ	貞方	りょうす	
	LPF	アナログ			
SAR-ADC	全体				
	CDAC	アナログ			
	COMP	アナログ			
	SAR Logic	デジタル			

Team Japan 担当ブロック

- PLL : クロック信号を生成
- Voltage reference : 基準電圧、基準電流を生成
- Voltage monitor : 各部の電圧 (DC) をモニタする



Chipathon の目的は

「Outreach のための実験」


= 専門外の人でも作れるようにする

「知識がないから恥ずかしい。
こんなこと言ったらバカにされるのでは...」
などと考えるはいけない

むしろ

「ここが分からん。調べてもでてこない」
を言ってもらわないと困る

PLL構成




Blocks

- PFD (Phase-Frequency Detector) : 位相周波数比較器
- CP (Charge-Pump) : チャージポンプ
- LPF (Low-Pass Filter) : 低域遮断フィルタ
- VCO (Voltage-Controlled Oscillator) : 電圧制御発振器
- DIV (Divider) : 分周器

Pins

- ref_clock (D, in): 参照クロック
- clock_out (D, out): 出力信号 (クロック)
- free_run (D, in): VCOフリーランモード (PLLの帰還制御を無効化、VCOの性能確認用)
- Vctrl (A, in): VCO制御電圧 (free_runモード用)
- disable (D, in): 他ブロックへのクロック供給停止 (他ブロックを外部クロックで動かすとき用)

Voltage Reference 構成




Blocks

- BGR (BandGap Reference) : バンドギャップリファレンス
- CS (Current Source) : 電流源

Pins

- V_{ref} (A, out): BGR出力電圧
- I_{ref} (A, out): 電流源出力 (電圧に変換して出力)

Voltage Monitor 構成



Blocks

- SR (Shift-Register): シフトレジスタ (SIPO/PISO)
- Selector: モニタ選択
- Voltage follower: ボルテージフォロワ
- LPF: ローパスフィルタ
- SAR ADC: ADC

Pins

- select (D, in): 選択信号
- mon_out (D, out): 出力
- SR_clock (D, in): SR用クロック
- reset (D, in): SRリセット
- Vin (A, in): 動作確認用電圧入力

Team Japan担当分け

		備考	担当者1	担当者2	担当者3
Japan全体	全体統括	Team lead			
	他ブロックとの調整	Team lead			
共通	デジタル入力バッファ	デジタル			
	デジタル出力バッファ	デジタル			
PLL	PLL統括			森	
	VCO	アナログ	のりつな	森	
	PFD	アナログ		森	
	CP	アナログ		森	
	LPF	アナログ		森	りょうす
	DIV	デジタル		森	
	Selector	デジタル		森	
V-reference	V-ref統括				
	BGR	アナログ	やまだ	りょうす	
	CS / Current monitor	アナログ			
V-monitor	V-monitor統括				
	SR	デジタル	貞方		
	Selector	デジタル			
	Voltage follower (Opamp)	アナログ	貞方	りょうす	
	LPF	アナログ			
SAR-ADC	全体				
	CDAC	アナログ			
	COMP	アナログ			
	SAR Logic	デジタル			

ご清聴ありがとうございました



- ホームページ
 - Github pages
 - <https://ishi-kai.org/>
- Discord上で活動中
 - <https://discord.gg/RwAWF5mZSR>
- イベント告知（勉強会など）
 - connpass
 - <https://ishikai.connpass.com/>

